ACCUEIL

Consignes aux
auteurs et coordonnateurs
Nos règles d'éthique
Auteurs : soumettez
votre article en ligne
Autres revues >>

Technique et Science Informatiques

0752-4072
Revue des sciences et technologies de l'information
 

 ARTICLE VOL 22/3 - 2003  - pp.315-349  - doi:10.3166/tsi.22.315-349
TITRE
Estimation du parallélisme au niveau système pour l'exploration de l'espace de conception de systèmes enfouis

RÉSUMÉ
Les nouvelles opportunités d'intégration offertes par les progrès technologiques et méthodologiques permettent d'obtenir des systèmes hétérogènes qui offrent un haut niveau de parallélisme sur une seule puce (SoC). Les concepteurs de tels systèmes doivent faire face à un immense espace de conception qu'il est nécessaire de réduire. Le but de notre méthodologie est de combler le fossé entre d'une part, la phase de spécification des systèmes, et d'autre part les différentes étapes du flot de conception. Cette étape intermédiaire, à savoir l'exploration architecturale, qui est encore sous-développée à l'heure actuelle, vise à définir ou guider le choix d'une architecture en adéquation avec l'application. L'étape d'estimation intra-fonction présentée ici, fournit rapidement, pour chaque bloc fonctionnel de l'application, des courbes de compromis coût en ressource/performance. Ces courbes représentent des alternatives architecturales correspondant à l'exploitation plus ou moins intensive du parallélisme intrinsèque entre transferts mémoire et traitements.


ABSTRACT
The new integration opportunities offered by technological and methodological advances make possible the design of heterogeneous systems with a high degree of parallelism on a single chip (SoC). Designers of such systems have to face a huge design space which must be pruned. The goal of our methodology is to fill the gap between system specification and the system synthesis. This intermediate step, namely architectural exploration, which is currently under-developed, aims to define or guide the choice of an architecture in adequacy with the application. The intra-function estimation step presented here rapidly provides, for each functional block of the specification, resource cost/performance trade-off curves. These curves represent architectural alternatives corresponding to a more or less intensive exploitation of data transfers and processing intrinsic parallelism.


AUTEUR(S)
Yannick LE MOULLEC, Jean-Philippe DIGUET, Dominique HELLER, Jean-Luc PHILIPPE

Reçu le 28 janvier 2002.    Accepté le 7 février 2003.

MOTS-CLÉS
Exploration, répartition, parallélisme, système sur silicium, ordonnancement, accès mémoire.

KEYWORDS
Exploration, load balancing, parallelism, system on chip, scheduling, data transfers.

CITATIONS
tsi.revuesonline.com/revues/11/citation/3752.html

LANGUE DE L'ARTICLE
Français

 PRIX
• Abonné (hors accès direct) : 12.5 €
• Non abonné : 25.0 €
|
|
--> Tous les articles sont dans un format PDF protégé par tatouage 
   
ACCÉDER A L'ARTICLE COMPLET  (322 Ko)



Mot de passe oublié ?

ABONNEZ-VOUS !

CONTACTS
Comité de
rédaction
Conditions
générales de vente

 English version >> 
Lavoisier