ACCUEIL

Consignes aux
auteurs et coordonnateurs
Nos règles d'éthique
Auteurs : soumettez
votre article en ligne
Autres revues >>

Technique et Science Informatiques

0752-4072
Revue des sciences et technologies de l'information
 

 ARTICLE VOL 23/4 - 2004  - pp.515-542  - doi:10.3166/tsi.23.515-542
TITRE
Estimations pour le partitionnement de systèmes temps réel strict sur FPGA

RÉSUMÉ
Cet article présente des méthodes d'estimation rapides pour le partitionnement fonctionnel de systèmes temps réel strict sur une architecture hétérogène composée de processeurs programmables et de FPGA. L'application est décrite dans un langage de haut niveau sous forme comportementale. Le partitionnement consiste à répartir la description comportementale sur les composants de l'architecture, de telle sorte que les différentes parties respectent les contraintes de temps et, dans le cas d'une réalisation matérielle, les contraintes de surface. Deux méthodes d'estimation sont utilisées pour guider le partitionnement. La première est une estimation pour une réalisation séquentielle qui ne fait pas appel au parallélisme des opérateurs. La seconde est une estimation par ordonnancement. Elle correspond au cas où il existe éventuellement une solution en exploitant le parallélisme des opérateurs.


ABSTRACT
In this paper different estimation techniques used for the behavioral partitioning of a hard real-time system over an architecture consisting of a mixture of programmable processors (off-the-shelf processors) and hardware processors (FPGAs) are presented. The system is described at a high level of abstraction (behavioral description). The partitioning process breaks up the initial behavioral description into several parts such that each part can be implemented on a software processor while meeting timing constraints or on a hardware processor while meeting timing and area constraints. Two estimation techniques are used for the partitioning space exploration. The first one, called sequential estimation technique, assumes a sequential execution and thus, does not take into account a possible parallelism of the behavioral description while the second one, based on a scheduling, attempts to find a solution when exploiting operators parallelism can yield a solution.


AUTEUR(S)
Daniel DOURS, Marianne DE MICHIEL, Patrick MAGNAUD, Réda BEKKOUCHE, Belkacem CHERFAOUI

Reçu le 27 septembre 2002.    Accepté le 5 juin 2003.

MOTS-CLÉS
estimation, partitionnement fonctionnel, FPGA, ordonnancement, temps réel strict.

KEYWORDS
estimation, behavioral partitioning, FPGA, scheduling, hard real-time.

LANGUE DE L'ARTICLE
Français

 PRIX
• Abonné (hors accès direct) : 12.5 €
• Non abonné : 25.0 €
|
|
--> Tous les articles sont dans un format PDF protégé par tatouage 
   
ACCÉDER A L'ARTICLE COMPLET  (196 Ko)



Mot de passe oublié ?

ABONNEZ-VOUS !

CONTACTS
Comité de
rédaction
Conditions
générales de vente

 English version >> 
Lavoisier