ACCUEIL

Consignes aux
auteurs et coordonnateurs
Nos règles d'éthique
Auteurs : soumettez
votre article en ligne
Autres revues >>

Technique et Science Informatiques

0752-4072
Revue des sciences et technologies de l'information
 

 ARTICLE VOL 23/1 - 2004  - pp.35-66  - doi:10.3166/tsi.23.35-66
TITRE
Synthèse architecturale d'applications temps réel pour technologies submicroniques

RÉSUMÉ
La synthèse d'architectures est un procédé automatisé qui facilite l'adéquation algorithme architecture par l'exploration de l'espace des solutions architecturales. A partir d'une description comportementale de l'algorithme à intégrer, les outils de synthèse d'architectures permettent ainsi l'implantation matérielle sous contraintes et fournissent rapidement des estimations de surfaces et de performances. Les outils actuels ne prennent cependant pas en compte de manière efficace le coût des interconnexions internes aux circuits, coût qui devient prédominant avec l'évolution conjointe des technologies et de la complexité des applications. Nous proposons une méthode qui, à partir d'une analyse des interconnexions dès le niveau comportemental et d'une modélisation de leurs paramètres de coûts, assure le contrôle des interconnexions tout au long du processus de synthèse d'architectures et autorise ainsi une adéquation algorithme architecture efficace à un haut niveau d'abstraction.


ABSTRACT
Architectural synthesis tools map algorithms to architectures and quickly provides estimations of area and performances. From a behavioral specification of the algorithm to be implemented, the synthesis process explores the space of possible designs and enables constraint dedicated architectures to be designed. However, these tools do not take the interconnection cost into account whereas it becomes predominant with the circuit technology decrease and the application complexity increase. We propose in this paper a methodology that enables the interconnection cost to be controlled all along the synthesis process starting from an analysis of the interconnections at the behavioral level and interconnection cost modelling.


AUTEUR(S)
Emmanuel CASSEAU, Christophe JÉGO, Éric MARTIN

MOTS-CLÉS
conception de circuits, synthèse d'architectures, technologies submicroniques, coût d'interconnexion.

KEYWORDS
circuit design, architectural synthesis, sub-micron technologies, interconnection cost.

LANGUE DE L'ARTICLE
Français

 PRIX
• Abonné (hors accès direct) : 12.5 €
• Non abonné : 25.0 €
|
|
--> Tous les articles sont dans un format PDF protégé par tatouage 
   
ACCÉDER A L'ARTICLE COMPLET  (343 Ko)



Mot de passe oublié ?

ABONNEZ-VOUS !

CONTACTS
Comité de
rédaction
Conditions
générales de vente

 English version >> 
Lavoisier