ACCUEIL

Consignes aux
auteurs et coordonnateurs
Nos règles d'éthique
Auteurs : soumettez
votre article en ligne
Autres revues >>

Technique et Science Informatiques

0752-4072
Revue des sciences et technologies de l'information
 

 ARTICLE VOL 32/6 - 2013  - pp.725-754  - doi:10.3166/TSI.32.725-754
TITRE
Méthodologie d’optimisation des processeurs embarqués. Une approche favorisant la réduction de la surface et de la consommation des processeurs embarqués

TITLE
Optimization methodology for embedded soft-core processors. A methodology that reduces the area and the power consumption of embedded processors

RÉSUMÉ

Les processeurs à jeu d’instructions sont actuellement omniprésents dans les systèmes sur puce (SoC : System on Chip). Des architectures dédiées peuvent être conçues spécifiquement pour un système. Toutefois, dans la majorité des cas, des processeurs généralistes sont employés afin de réduire le temps de conception et de mise sur le marché des systèmes. L’utilisation de processeurs généralistes a cependant des inconvénients, comme la surface silicium occupée et son coût énergétique. Cette inefficacité est en partie due à l’inadéquation entre le jeu d’instructions des processeurs génériques et les besoins applicatifs. Cette inadéquation est problématique lors de la conception de systèmes embarqués fortement contraints en surface et en consommation d’énergie. Dans cet article nous proposons une méthodologie permettant de réduire le jeu d’instructions du processeur et par voie de conséquence sa complexité matérielle afin de l’adapter au mieux aux besoins applicatifs. L’approche proposée a été évaluée sur deux processeurs généralistes dont les architectures sont disponibles en open source. Les résultats obtenus démontrent que le gain moyen en ce qui concerne la surface et la consommation d’énergie atteint en moyenne 20 % pour des implantations matérielles sur cibles ASIC et FPGA.



ABSTRACT

Embedded processor cores are currently integrated into System on Chip (SoC). Dedicated architectures can be designed for a SoC. However, a generic processor reusing over projects is often preferred due to time to market constraints. Such processors have drawbacks in terms of hardware complexity and power consumption. Indeed, some of their instructions and resulting hardware resources are useless. These area and energy inefficiencies is problematic for embedded systems. In this paper we propose a methodology to automatically reduce processor functionalities and its corresponding hardware complexity according to application constraints requirements. This approach was evaluated on two open source processor cores. Results show that average area and power consumption savings are over 20 % on both ASIC and FPGA technologies.



AUTEUR(S)
Bertrand LE GAL, Christophe JÉGO

MOTS-CLÉS
processeur spécialisé, méthodologie, système sur puce, jeu d’instructions.

KEYWORDS
ASIP, methodology, system on chip, ISA.

LANGUE DE L'ARTICLE
Français

 PRIX
• Abonné (hors accès direct) : 12.5 €
• Non abonné : 25.0 €
|
|
--> Tous les articles sont dans un format PDF protégé par tatouage 
   
ACCÉDER A L'ARTICLE COMPLET  (413 Ko)



Mot de passe oublié ?

ABONNEZ-VOUS !

CONTACTS
Comité de
rédaction
Conditions
générales de vente

 English version >> 
Lavoisier