ACCUEIL

Consignes aux
auteurs et coordonnateurs
Nos règles d'éthique
Auteurs : soumettez
votre article en ligne
Autres revues >>

Technique et Science Informatiques

0752-4072
Revue des sciences et technologies de l'information
 

 ARTICLE VOL 32/2 - 2013  - pp.281-301  - doi:10.3166/tsi.32.281-301
TITRE
Introduction de la prédiction de branchement dans la synthèse de haut niveau

TITLE
Branch prediction for high-level synthesis

RÉSUMÉ

La prédiction de branchement (PB) est une technique largement utilisée dans la conception des microprocesseurs pour optimiser les performances des architectures pipelinées. Dans cet article, nous présentons des travaux exploratoires autour d’une approche permettant de combiner la spéculation d’opérations, la prédiction de branchements et la synthèse de haut niveau (HLS). Dans le flot de synthèse que nous proposons, l’application à synthétiser est dans un premier temps compilée pour obtenir un CDFG (graphe de flot de contrôle et de données). Un graphe de prédiction et de spéculation (GPS), permettant d’évaluer l’intérêt de prédire des branchements et l’intérêt de spéculer les blocs linéaires d’instructions (BB) associés, est ensuite construit. Un BB cible est alors sélectionné et ordonnancé sous contraintes de ressources. Une paire de BB source, qui seront prédits à l’exécution du BB cible, est créée. Les opérations de la paire de BB sont alors associées et ordonnancées de façon spéculative dans le BB cible avant d’être assignées sur des opérateurs. Cette étape est répétée tant que tous les BB n’ont pas été ordonnancés. L’architecture de niveau RTL, décrite en VHDL est finalement générée. L’intérêt en termes de performances temporelles de l’utilisation des techniques de prédiction de branchement dans la synthèse de haut niveau ainsi que leurs effets sur la surface de l’architecture générée sont évalués via des premiers résultats expérimentaux.



ABSTRACT

Branch Prediction is a widely used technique to optimize pipelined microprocessor architectures. In this paper, a High Level Synthesis (HLS) approach combining operation speculation and branch prediction is presented. In the proposed design flow, the CDFG (Control Data Flow Graph), is obtained by compiling the application. A speculation Graph is built. This graph allows to evaluate the potential of each branch to be predicted and the potential of each related Basic Block BB to be speculated. A target BB is then selected and scheduled using a list scheduling algorithm. A couple of BBs that will be predicted during the execution of the target BB is created. Operations of the couple are associated and speculativally scheduled in the target BB before being bounded to functional units. This step is repeated until all the BBs are scheduled. Finally, the RTL architecture is generated. The interest of branch prediction techniques in term of timing performances, and its impact on area are evaluated through first experiments.



AUTEUR(S)
Vianney LAPÔTRE, Philippe COUSSY, Cyrille CHAVET

MOTS-CLÉS
synthèse de haut niveau, prédiction de branchement, spéculation.

KEYWORDS
high level synthesis, branch prediction, speculation

LANGUE DE L'ARTICLE
Français

 PRIX
• Abonné (hors accès direct) : 12.5 €
• Non abonné : 25.0 €
|
|
--> Tous les articles sont dans un format PDF protégé par tatouage 
   
ACCÉDER A L'ARTICLE COMPLET  (299 Ko)



Mot de passe oublié ?

ABONNEZ-VOUS !

CONTACTS
Comité de
rédaction
Conditions
générales de vente

 English version >> 
Lavoisier