ACCUEIL

Consignes aux
auteurs et coordonnateurs
Nos règles d'éthique
Auteurs : soumettez
votre article en ligne
Autres revues >>

Technique et Science Informatiques

0752-4072
Revue des sciences et technologies de l'information
 

 ARTICLE VOL 32/2 - 2013  - pp.203-228  - doi:10.3166/tsi.32.203-228
TITRE
Un système de cache hiérarchique pour les E/S présentant des motifs séquentiels pour les mémoires flash NAND

TITLE
A hierarchical cacge system for I/O with sequential patterns in NAND flash memory

RÉSUMÉ

Les mémoires flash deviennent aujourd’hui le principal média de stockage dans l’informatique mobile, et tendent à être moins confinées à ce domaine. Les faibles performances en écriture font que cette technologie n’est pas assez mature pour une utilisation à grande échelle en entreprise. La contrainte majeure est le nombre limité d’effacements, provoquant l’usure rapide de la mémoire. Les algorithmes de gestion du phénomène d’usure, intégrés au sein de la FTL (Flash Translation Layer), contribuent grandement à la baisse de performance en écriture. Nous proposons d’augmenter les performances tout en réduisant l’usure en absorbant les effacements grâce à un système de cache, remplaçant la plupart des services FTL. Les évaluations expérimentales menées montrent que le cache améliore considérablement les performances par rapport aux FTL actuelles, réduisant de plus de 65 % le temps de réponse moyen et le nombre d’effacements pour certaines traces OLTP intensives en écriture.



ABSTRACT

Flash memories are becoming the most important storage media in mobile computing and tend to be less confined to this area. Due to its poor write performance, this technology is not mature enough to allow a widespread use in enterprise storage solution. The major constraint of such a technology is the limited number of possible erase operations which tend to quickly provoke memory wear out. Integrated into the Flash Translation Layer (FTL), memory wear out managing policies greatly contribute in decreasing the write operations’ performance. We propose to enhance I/O performance and to reduce the memory wear out problem by absorbing the erase operations throughout a dual cache system that replaces most of FTL services. Our experimental evaluations show that our cache system considerably improved state-of-the-art FTL schemes’ performance. We reduced by more than 65% the average response time and number of erase operations for some OLTP write intensive traces.



AUTEUR(S)
Pierre OLIVIER, Jalil BOUKHOBZA

MOTS-CLÉS
mémoires flash NAND, cache, FTL, stockage, charge E/S, wear leveling.

KEYWORDS
NAND flash memory, cache, FTL, storage, I/O workload, wear leveling.

LANGUE DE L'ARTICLE
Français

 PRIX
• Abonné (hors accès direct) : 12.5 €
• Non abonné : 25.0 €
|
|
--> Tous les articles sont dans un format PDF protégé par tatouage 
   
ACCÉDER A L'ARTICLE COMPLET  (622 Ko)



Mot de passe oublié ?

ABONNEZ-VOUS !

CONTACTS
Comité de
rédaction
Conditions
générales de vente

 English version >> 
Lavoisier