ACCUEIL

Consignes aux
auteurs et coordonnateurs
Nos règles d'éthique
Auteurs : soumettez
votre article en ligne
Autres revues >>

Technique et Science Informatiques

0752-4072
Revue des sciences et technologies de l'information
 

 ARTICLE VOL 30/9 - 2011  - pp.1061-1087  - doi:10.3166/tsi.30.1061-1087
TITRE
Systèmes de mémoire transactionnelle pour les architectures à base de NoC Conception, implémentation et comparaison de deux politiques

TITLE
Design, implementation and comparison of two transactional memory systems targeting NoC based architectures

RÉSUMÉ
Les mémoires transactionnelles matérielles (HTM) fournissent un concept attractif de programmation qui simplifie l’écriture des programmes parallèles en délaissant les problèmes de synchronisation entre tâches au système mémoire sous-jacent. Tous les travaux portant sur l’implémentation de tels systèmes (dits TM), à notre connaissance, font l’hypothèse d’un protocole de cohérence de cache write-back. Cet article détaille la conception et l’implémentation d’un système TM basé sur un protocole write-through à invalidations, et le compare à un système HTM plus commun basé sur un protocole writeback MESI en utilisant une modélisation au niveau cycle. Les résultats indiquent que le protocole de cohérence a un impact sur les temps d’exécution, mais qu’aucune des deux solutions ne surpasse l’autre. Cependant, le protocole write-back a des résultats sensiblement meilleurs.


ABSTRACT
Hardware Transactional Memories (HTM) provide an attractive programming concept which simplifies parallel programs by shifting synchronization problems to the underlying memory system. There has recently been much work in relationship with the implementation of such systems, but to our knowledge, all assume a write-back coherence protocol. As no HTM system is based on a write-through protocol, we propose the design and implementation of a HTM system using a directory based write-through invalidate protocol, and we perform the comparison of this system with a more common HTM system based on a write-back MESI protocol using cycle accurate models. The results indicate that the coherence protocol has an impact on the execution times, but that no solution outperforms the other. However, the write-back protocol shows noticeably better results.


AUTEUR(S)
Quentin MEUNIER, Frédéric PÉTROT

MOTS-CLÉS
mémoire transactionnelle, réseaux-sur-puce, cohérence, simulation cycle.

KEYWORDS
transactional memory, network-on-chip, coherence, cycle-accurate simulation.

LANGUE DE L'ARTICLE
Français

 PRIX
• Abonné (hors accès direct) : 12.5 €
• Non abonné : 25.0 €
|
|
--> Tous les articles sont dans un format PDF protégé par tatouage 
   
ACCÉDER A L'ARTICLE COMPLET  (568 Ko)



Mot de passe oublié ?

ABONNEZ-VOUS !

CONTACTS
Comité de
rédaction
Conditions
générales de vente

 English version >> 
Lavoisier