ACCUEIL

Consignes aux
auteurs et coordonnateurs
Nos règles d'éthique
Auteurs : soumettez
votre article en ligne
Autres revues >>

Technique et Science Informatiques

0752-4072
Revue des sciences et technologies de l'information
 

 ARTICLE VOL 30/9 - 2011  - pp.1035-1059  - doi:10.3166/tsi.30.1035-1059
TITRE
Compression de code pour processeurs haute performance

TITLE
Code compression for high performance processors

RÉSUMÉ
Les systèmes embarqués sont contraints, pour des raisons de coût et d’autonomie, en mémoire et en consommation d’énergie tout en requérant de plus en plus de performances. La compression de code permet d’optimiser la taille des codes embarqués mais aussi leur performance et leur consommation d’énergie. La quasi-totalité des travaux sur le sujet proposent des schémas de compression reposant sur une décompression entre la mémoire et le cœur du processeur (pré-cache ou post-cache) afin de ne pas modifier ce dernier. Mais ces méthodes sont soit très pénalisantes en temps d’exécution, soit très dures à mettre en œuvre pour des processeurs superscalaires. Dans cet article, nous proposons un schéma de compression reposant sur une décompression au sein du pipeline adapté aux processeurs embarqués haute performance ; nous montrons qu’il permet d’optimiser les trois critères simultanément et ce pour différentes caractéristiques architecturales.


ABSTRACT
Embedded systems are often limited in memory and energy consumption for cost and autonomy concerns while still requiring more and more performance. Besides shrinking the size of the embedded codes, code compression can also optimize performance and energy consumption. Most of the previous work on the subject have studied compression schemes based on a decompression between the main memory and the processor core (pre-cache or post-cache) in order to avoid modifying the latter. But these methods are either very penalizing in execution time or very hard to implement for superscalar processors. In this paper, we propose an intra-pipeline compression scheme suitable for high-performance embedded processors and we show that such an approach can optimize simultaneously all three criteria and so for different architectural features.


AUTEUR(S)
Haluk OZAKTAS, Karine HEYDEMANN

MOTS-CLÉS
optimisation de code, compression de code, processeurs superscalaires, consommation d’énergie.

KEYWORDS
code optimization, code compression, superscalar processors, energy consumption.

LANGUE DE L'ARTICLE
Français

 PRIX
• Abonné (hors accès direct) : 12.5 €
• Non abonné : 25.0 €
|
|
--> Tous les articles sont dans un format PDF protégé par tatouage 
   
ACCÉDER A L'ARTICLE COMPLET  (3,11 Mo)



Mot de passe oublié ?

ABONNEZ-VOUS !

CONTACTS
Comité de
rédaction
Conditions
générales de vente

 English version >> 
Lavoisier