ACCUEIL

Consignes aux
auteurs et coordonnateurs
Nos règles d'éthique
Auteurs : soumettez
votre article en ligne
Autres revues >>

Technique et Science Informatiques

0752-4072
Revue des sciences et technologies de l'information
 

 ARTICLE VOL 30/9 - 2011  - pp.1033-1034
TITRE
ÉDITORIAL

RÉSUMÉ

Ce numéro de TSI est composé d’une sélection d’articles présentés en 2009 au symposium en Architecture de machines (SympA). Le symposium en Architecture de machines, dont la première édition était à Grenoble en 1989, a lieu tous les 18 mois en conjonction avec les conférences Renpar et CFSE. Ce symposium est soutenu par le GDR ASR depuis que celui-ci existe. Cette structure assure l’animation de notre communauté et nous permet au travers de SympA l’échange indispensable pour la vie d’une communauté. Les quatre articles présentés ici reflètent la diversité des recherches menées en France dans ce domaine qu’elles soient purement architecturales ou qu’elles concernent la méthodologie de conception. Naturellement, la recherche dans le domaine en France est bien plus diverse que cela et je vous invite à consulter les numéros antérieurs de TSI consacrés à l’architecture des ordinateurs. Les deux premiers articles traitent de l’architecture elle-même. Le premier concerne la compression de code, sujet assez peu abordé en France. Et pourtant, même si le titre mentionne les processeurs à haute performance, il s’agit bien de processeurs embarqués, domaine où la France excelle. La compression de code peut avoir plusieurs raisons d’être mais la principale est assurément la consommation énergétique, sujet ô combien d’actualité aujourd’hui. Le second article concerne la mémoire transactionnelle dans un système multiprocesseur sur puce. Le concept de mémoire transactionnelle a ceci de particulier qu’il a été étudié à la fois du point de vue logiciel et du point de vue matériel. Assurément, la mémoire transactionnelle matérielle est la plus séduisante. Il n’en reste pas moins qu’elle méritait d’être étudiée pour un système multicoeur ayant des caches à écriture simultanée et non des caches à écriture différée, systèmes dont les caractéristiques sont bien adaptées aux systèmes embarqués. Les deux articles qui suivent traitent plus de l’étude et de la conception des architectures. La recherche comme la conception de systèmes matériels nécessitent de plus en plus d’outils. La simulation est l’outil privilégié de l’architecte en lui permettant d’évaluer ses solutions tandis que, comme dans le domaine du logiciel, la conception reposera de plus en plus sur l’ingénierie dirigée par les modèles. Comme les précédents, le troisième article s’intéresse aux systèmes embarqués. Plus spécifiquement, il s’intéresse à la modélisation prenant en compte les aspects temporels et vise à valider formellement les propriétés temporelles du système conçu. Les systèmes à étudier ont toujours une complexité supérieure aux systèmes sur lesquels on veut les simuler. De ce fait, la simulation est lente et, souvent, très lente. On peut tenter de modéliser moins finement le processeur à simuler au risque d’une perte de précision acceptable, reste alors à quantifier cette perte de précision ou chercher, comme dans le quatrième article, à utiliser au mieux le processeur sur lequel va s’exécuter la simulation et, plus généralement, le principe même de la simulation. On le voit à travers ces quatre articles, notre recherche se porte bien et apporte sa pierre au domaine des systèmes embarqués, domaine où la France et l’Europe sont des acteurs majeurs, domaine en pleine évolution et ayant un marché en pleine expansion.



AUTEUR(S)
Pascal SAINRAT

LANGUE DE L'ARTICLE
Français

 PRIX
GRATUIT
   
ACCÉDER A L'ARTICLE COMPLET  (47 Ko)



Mot de passe oublié ?

ABONNEZ-VOUS !

CONTACTS
Comité de
rédaction
Conditions
générales de vente

 English version >> 
Lavoisier