ACCUEIL

Consignes aux
auteurs et coordonnateurs
Nos règles d'éthique
Auteurs : soumettez
votre article en ligne
Autres revues >>

Technique et Science Informatiques

0752-4072
Revue des sciences et technologies de l'information
 

 ARTICLE VOL 27/1-2 - 2008  - pp.181-202  - doi:10.3166/tsi.27.181-202
TITRE
Structure mémoire reconfigurable. Vers une structure de stockage faible consommation

RÉSUMÉ
Les prévisions concernant l'occupation de la surface des systèmes sur puces indiquent que dans une dizaine d'années la mémoire s'étalera, dans la plupart des cas, sur près de 90 % de la surface de silicium. L'augmentation de consommation statique induite par cette occupation de surface représentera un obstacle majeur pour la conception d'architectures faible consommation. Une des solutions possibles pour contourner ce problème consiste à rendre reconfigurable la structure globale de la mémoire au travers d'une gestion précise de la tension d'alimentation des mémoires. Dans cet article, nous montrons au travers d'une étude théorique qu'il existe un gain potentiel important en termes de consommation énergétique au travers de la mise en place de cette technique. Cette perspective de gain nous conduit aujourd'hui à poursuivre nos travaux en vue d'intégrer cette caractéristique au sein des structures mémoires.


ABSTRACT
It is now admitted that the memory in a system-on-chip will represent up to 90 % of the silicon area. Thus, the increase in the static power induced by the memory will become a major challenge for low-power system design. To overcome this problem, the reconfigurable architecture paradigm seems to be a challenging issue. This paper presents a new architecture suitable for the memory hierarchy that introduces reconfigurable properties and supply voltage dynamic management. Theoretical results show that significant energy savings can be achieved.


AUTEUR(S)
D. CHILLET, R. DAVID, E. GRÂCE, O. SENTIEYS

Reçu le 17 octobre 2005.    Accepté le 6 juillet 2006.

MOTS-CLÉS
hiérarchie mémoire, interconnexion, architecture reconfigurable, SoC, faible consommation.

KEYWORDS
memory hierarchy, interconnection, reconfigurable architecture, SoC, low-power.

LANGUE DE L'ARTICLE
Français

 PRIX
• Abonné (hors accès direct) : 12.5 €
• Non abonné : 25.0 €
|
|
--> Tous les articles sont dans un format PDF protégé par tatouage 
   
ACCÉDER A L'ARTICLE COMPLET  (550 Ko)



Mot de passe oublié ?

ABONNEZ-VOUS !

CONTACTS
Comité de
rédaction
Conditions
générales de vente

 English version >> 
Lavoisier