Synthèse automatique de microcontrôleurs spécialisés sur FPGA
Cet article présente une technique de synthèse automatique de microcontrôleurs spécialisés pour une application, de type contrôle, donnée. À partir d'une description de haut niveau tel C et d'informations de profiling dynamique un jeu d'instructions spécialisées est généré. Un modèle de processeur RISC est ensuite appliqué à ce jeu d'instructions afin de produire une description VHDL synthétisable. L'approche a été validée sur un ensemble d'applications
représentatives et les résultats montrent que ces processeurs sont très compétitifs face aux cœurs de processeurs synthétisables commerciaux, en termes de taille de code, de ressources et de performances.
In this paper we present an automated flow geared toward the synthesis of application specific micro-controllers for FPGAs, targeted at control dominated applications. Our flow takes as input an application described in C, and uses profiling information to extract a specialized instruction set. This instruction set is then mapped to a generic RISC micro-architecture model, for which we generate a synthesizable VHDL description, along with its associated program.
The flow has been validated on a set of representative applications and our preliminary experimental results show that our generated architectures are very competitive with FPGA vendor specific processor soft-cores, in terms of code size, resource usage and performance.
L.L'HOURS
synthèse d'ASIP, FPGA, extraction de jeux d'instructions.
ASIP synthesis, FPGAs, instruction set extraction.
Français
|
