Cet article présente un algorithme de traitement distribué des instructions adapté aux micro-architectures superscalaires de degré élevé. La méthode consiste à répartir à la fois le banc de registres de renommage et les stations de réservation afin de limiter le nombre de ports d'accès aux registres et le nombre de comparateurs des stations. L'association entre les résultats produits et les sources dépendantes n'est plus globale mais ciblée grace à un mécanisme d'identification des instructions et de leurs composantes. La méthode, en limitant à quatre ports l'accès au banc de registres de renommage, permet, tout en augmentant le nombre de registres, de conserver un temps d'accès inférieur au cycle.

ABSTRACT
This article presents an algorithm to perform a distributed computation of the instructions, suited to high degree superscalar microarchitectures. The method relies on a partitionning of both the register file and the reservation stations in order to decrease the number of register file access ports and the number of stations comparators. Matching the results with the depending sources is no more global but point to point thanks to an identification of the instructions and their components. The method, by limiting the access resources to each renaming register to four ports allows, despite an increase of the number of registers, to keep the access time beyond the cycle time.