Méthodes de correction de retard dans les modèles RTL des systèmes monopuces DSP obtenus par assemblage de composants IP : fondement théorique et implémentation
Le principal problème dune méthodologie de conception basée sur lassemblage
des composants IP préconçus et prévalidés est que le modèle RTL de larchitecture finale
peut avoir un comportement défectueux. Cela est dû à des retards induits par des contraintes
dimplémentation. Cet article présente la formalisation du problème et propose une méthode
automatique de correction (correction de retard) pour le résoudre. Nous proposons deux
algorithmes qui garantissent des solutions optimales en latence et en surface. La faisabilité
de lapproche et loptimalité des solutions proposées sont démontrées mathématiquement.
The principal problem of component-based design is that the behavior of the RTL
model may be incorrect. This article presents the formalization of the problem and proposes
an automatic correction method (called delay correction) to solve it. We propose two
algorithms which perform the optimal solution in latency and area. The effectiveness of the
approach and the optimality of the proposed solutions are mathematically proven.
N.ZERGAINOH, L.TAMBOUR, H.MICHEL, A.JERRAYA
correction de retard, système monopuce, DSP, conception système, assemblage automatique, DSP-IP paramétrable, modèle fonctionnel, RTL, théorie des graphes.
delay correction, SoC, DSP, system design, automatic assembly, DSP-IP-based, Generic DSP-IP, functional model, RTL, graph theory.
Français
|
