Implantation d'algorithmes spécifiés en virgule flottante dans les DSP virgule fixe
Les contraintes au niveau du coût, de la consommation et du temps de mise sur le marché des applications de traitement numérique du signal exigent la mise en oeuvre de méthodologies d'implantation automatique d'algorithmes spécifiés en virgule flottante au sein d'architectures en virgule fixe. Dans cet article, une nouvelle méthodologie d'implantation au sein des processeurs de traitement du signal (DSP) sous contrainte de précision est définie. Par rapport aux méthodologies existantes, l'architecture du processeur DSP est entièrement prise en compte pour l'optimisation du codage des données. Les justifications de la structure de cette méthodologie et les différentes étapes la composant sont détaillées.
The development of methodologies for the automatic implementation of floatingpoint algorithms in fixed-point architectures is required for the minimization of cost, power consumption and time-to-market of digital signal processing applications. In this paper, a new methodology of implementation in Digital Signal Processors (DSP) under accuracy constraint is presented. In comparison with the existing methodologies, the DSP architecture is completely taken into account for optimizing the execution time under accuracy constraint. The justification and the different stages of our methodology are presented.
D.MENARD, T.SAÏDI, D.CHILLET, O.SENTIEYS
Reçu le 9 octobre 2002.
Accepté le 31 mars 2003.
arithmétique à virgule fixe, précision finie, processeurs de traitement du signal, DSP, génération de code.
fixed-point arithmetic, finite precision, digital signal processors, DSP, code genera tion.
Français
|
