Les nouvelles opportunités d'intégration offertes par les progrès technologiques et méthodologiques permettent d'obtenir des systèmes hétérogènes qui offrent un haut niveau de parallélisme sur une seule puce (SoC). Les concepteurs de tels systèmes doivent faire face à un immense espace de conception qu'il est nécessaire de réduire. Le but de notre méthodologie est de combler le fossé entre d'une part, la phase de spécification des systèmes, et d'autre part les différentes étapes du flot de conception. Cette étape intermédiaire, à savoir l'exploration architecturale, qui est encore sous-développée à l'heure actuelle, vise à définir ou guider le choix d'une architecture en adéquation avec l'application. L'étape d'estimation intra-fonction présentée ici, fournit rapidement, pour chaque bloc fonctionnel de l'application, des courbes de compromis coût en ressource/performance. Ces courbes représentent des alternatives architecturales correspondant à l'exploitation plus ou moins intensive du parallélisme intrinsèque entre transferts mémoire et traitements.